Vamos supor que uma empresa irá fabricar apenas um circuito integrado (CHIP) em uma memória RAM com capacidade de armazenamento 2ⁿ x m bits, conforme a organização que vimos anteriormente. A figura abaixo (Figura 10) é uma representação do chip que falamos agora. Este chip precisar ter “n” entradas de endereço (N_a-1, ... , A₁,A₀), de tal maneira que seja possível selecionar uma e apenas uma dentre todas as 2ⁿ posições que há na matriz. Este chip poderá também conter “m” entradas (I_n-1 , ... , I₁, I₀), e “m” saídas (O_n-1 , ... , O₁, O₀ ), de tal maneira que seja possível a leitura/consulta do conteúdo de uma das 2ⁿ linhas ou a gravação/escrita de uma informação nova em uma das 2ⁿ linhas da matriz.

Em virtude de haver duas operações possíveis, leitura e escrita, sobre o conteúdo da matriz, é perfeitamente normal existir uma entrada de seleção da operação. Este tipo de entrada chamará RWS (Read/Write Select).

Figura 10

Em suma, há a necessidade de haver um sinal de habilitação do chip (CS-Chip Select). Para exemplificar, se o CS for igual a zero (CS=0) é porque o chip está desativado. O mesmo seria se o CS for igual a um (CS=1), é por que o chip está realizando uma operação determinada pelo valor da entrada RWS.